NOUVELLES APPROCHES DE L’ACCÉLÉRATION MATÉRIELLE À L’AIDE DE FPAG ULTRA BASSE DENSITÉ
Ce document est publié par Lattice Semiconductor Corporation
Demandez aux concepteurs de systèmes d’énumérer les problèmes auxquels ils doivent faire face. Cela n’a aucune importance qu’ils construisent des applications mobiles, pour des biens de consommation, les automobiles, industrielles, médicales ou scientifiques, ils mentionneront inévitablement l’optimisation des performances du processeur hôte. Il n’y a rien là d’étonnant. L’architecture guidée par les événements de ces microprocesseurs leur permet de fonctionner en mode multitâches et de traiter les nouvelles priorités au moment où elles surviennent. Mais, comme le nombre d’E/S continue à augmenter, cela augmente d'autant la demande sur la bande passante.
Chargés de gérer un réseau d’E/S plus vaste ainsi que d’autres fonctions de commande et de contrôle à l’échelle du système, les microprocesseurs hôtes actuels doivent rester opérationnels pendant des périodes plus longues, consommant, par conséquent, de précieuses ressources en matière de puissance et de calcul.
Téléchargez cet article pour en savoir plus.
Télécharger maintenant
*champs obligatoires
En faisant appel à cette ressource, vous acceptez nos conditions d'utilisation. Toutes les données sont protégées par notre politique de confidentialité. Si vous avez d'autres questions, n’hesitez pas à envoyez un email à: dataprotection@headleymedia.com .
Automobile, Communication, Composants, Intégré, Industriel, Énergie, Haute fiabilité, écrans, Processeurs, Motor control
